

대한민국 특허청
KOREAN INTELLECTUAL
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

CERTIFIED COPY OF
PRIORITY DOCUMENT

출원번호 : 10-2004-0003812
Application Number


출원년월일 : 2004년 01월 19일
Date of Application JAN 19, 2004

출원인 : 학교법인고려중앙학원
Applicant(s) KOREA CHUNGANG EDUCATIONAL FOUNDATION

2004 년 02 월 21 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0006
【제출일자】	2004.01.19
【국제특허분류】	H01L
【발명의 명칭】	자기저항 소자 및 그 제조방법
【발명의 영문명칭】	Tunneling magnetoresistive device and manufacturing method thereof
【출원인】	
【명칭】	학교법인 고려중앙학원
【출원인코드】	2-1995-276862-2
【대리인】	
【성명】	이영필
【대리인코드】	9-1998-000334-6
【포괄위임등록번호】	2002-018861-4
【대리인】	
【성명】	이해영
【대리인코드】	9-1999-000227-4
【포괄위임등록번호】	2002-018862-1
【발명자】	
【성명의 국문표기】	이성래
【성명의 영문표기】	LEE, Seong Rae
【주민등록번호】	540223-1068316
【우편번호】	135-820
【주소】	서울특별시 강남구 논현2동 105번지 동현아파트 1-707
【국적】	KR
【발명자】	
【성명의 국문표기】	최철민
【성명의 영문표기】	CHOI, Chul Min
【주민등록번호】	760903-1075034

【우편번호】	139-200
【주소】	서울특별시 노원구 상계1동 은빛아파트 102동 1006호
【국적】	KR
【발명자】	
【성명의 국문표기】	송진오
【성명의 영문표기】	SONG,Jin Oh
【주민등록번호】	780625-1057112
【우편번호】	150-873
【주소】	서울특별시 영등포구 여의도동 시범아파트 17-805
【국적】	KR
【발명자】	
【성명의 국문표기】	박성민
【성명의 영문표기】	PARK,Sung Min
【주민등록번호】	781008-1474515
【우편번호】	151-018
【주소】	서울특별시 관악구 신림8동 신도아파트 103-1201
【국적】	KR
【심사청구】	청구
【취지】	특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인 이영필 (인) 대리인 이해영 (인)
【수수료】	
【기본출원료】	20 면 38,000 원
【가산출원료】	0 면 0 원
【우선권주장료】	0 건 0 원
【심사청구료】	8 항 365,000 원
【합계】	403,000 원
【감면사유】	학교
【감면후 수수료】	201,500 원
【첨부서류】	1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명은 터널링 자기저항 소자 및 그 제조방법에 관한 것이다. 반강자성층, 고정층, 터널링 장벽층 및 자유층의 자기저항 구조체를 포함하는 터널링 자기 저항 소자에 있어서, 상기 터널링 장벽층은 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)을 포함하는 것을 특징으로 하는 터널링 자기저항 소자를 제공한다. 이에 따라, 종래의 터널링 고온의 열처리 공정 또는 고온의 사용환경에서 TMR 비가 높으며, 소자 자체의 저항값이 매우 낮은 자기 저항 소자를 제공할 수 있어, 매우 다양한 범위에서의 응용이 가능하다.

【대표도】

도 2a

【명세서】

【발명의 명칭】

자기저항 소자 및 그 제조방법{Tunneling magnetoresistive device and manufacturing method thereof}

【도면의 간단한 설명】

도 1은 종래의 AlO_x 터널 장벽층을 포함하는 터널링 자기저항 소자를 간략히 나타낸 구조도이다.

도 2a 내지 2f는 본 발명에 의한 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층을 포함하는 터널링 자기 저항 소자를 나타낸 구조도이다.

도 3은 본 발명의 실시예에 따른 터널링 자기저항 소자 제조방법을 나타낸 플로우 차트이다.

도 4a 및 도 4b는 본 발명의 실시예에 의한 터널링 자기저항 소자의 제조 후 및 열처리 후의 TMR 비를 나타낸 그래프이다.

도 4c는 본 발명의 실시예에 의해 제조된 터널링 자기저항 소자의 저항 값을 나타낸 그래프이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <6> 본 발명은 터널링 자기저항 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 장벽층의 조성을 조절하여 MR 특성과 열적 안정성을 향상시킨 터널링 자기저항 소자 및 그 제조방법에 관한 것이다.
- <7> 자기저항 소자는 자기 에너지에 의해 저항이 변하는 원리를 이용한 소자로서 터널링 자기저항 소자의 일반적인 형태를 도 1에 도시하였다. 기판(미도시) 상에 반강자성층이 형성되고, 상기 반강자성층 상에 제 1강자성층, 터널 장벽층 및 제 2강자성층이 순차적으로 형성된다. 이와 같은 터널링 자기저항 소자는 제 1강자성층/터널 장벽층/제 2강자성층 구조의 접합에서 강자성층들의 상대적인 자화방향에 따라 터널링 전류가 달라지는 현상인 자기 터널 접합(Magnetic Tunnel Junction) 원리를 이용하는 것이다. 이와 같은 터널링 자기저항 소자는 자기저항 헤드 또는 MRAM(Magnetic Random Access Memory) 등의 종류를 포함한다.
- <8> 여기서 제 1강자성층은 반강자성층에 의해 자화 방향이 고정되어 이를 고정층(pinned layer)이라 부르며, 제 2강자성층은 스핀 배열이 외부의 영향으로 바뀌 수 있으므로 자유층이라 부른다. 의 자화 스핀이 반대방향인 경우 전류를 인가하면 TMR 소자의 높은 자기저항으로 인해 적은 전류가 장벽층을 통과하여 흐른다. 역으로 고정층과 자유층의 스핀 방향이 동일하면 자기저항이 낮아 많은 전류가 흐른다. 이 때 자기저항 비(Magnetoresistive Ratio; MR 비)는 다음 수학적 식 1로 표현된다.

<9> 【수학적 식 1】
$$MR비 = \frac{고MR - 저MR}{저MR}$$

- <10> MR비가 높으면 고정층과 자유층의 스핀 방향을 판별하기가 용이하여 "1"과 "0"의 정보 기록 및 재생 성능이 우수한 자기저항 소자를 제조할 수 있다.
- <11> MR비가 높은 자기 저항 소자를 제조하기 위해서는 핀홀(pin hole)이 없으며 조도가 낮고 ($2\sqrt{\text{mean-square}}$ 이하) 절연특성이 우수한 장벽층을 형성할 필요가 있다. 양질의 터널 장벽층을 제조하기 위해 종래 기술은 최적의 산화 조건을 설정하는 방법과 새로운 물질로 장벽층을 형성하는 방법을 사용한다.
- <12> 최적의 산화조건을 설정하는 방법에는 자연 산화법, 플라즈마 산화법, 자외선을 이용한 산화법 등이 있다. 자연 산화법은 양호한 표면 모폴로지(morphology), 저 저항 등의 장점을 가지는 반면 재현성이 없으며 장시간의 공정을 요하는 단점을 가진다. 플라즈마 산화법은 신속 간단한 처리공정과 양호한 재현성의 장점을 가지나, 표면이 불균질한 단점을 가진다. 자외선을 이용한 산화법은 저 저항의 장점을 가지는 반면, 장시간의 공정이 요구되는 단점을 가진다.
- <13> 종래에는 통상적으로 터널 장벽층으로 AlO_x 를 사용하였다. 기타, 터널 장벽층으로 사용할 수 있는 물질을 예를 들면, Ga_2O_3 , AlN , AlON , TaO_x , ZrO_x , MgO_x 등의 물질이 있다. 여기서, Ga_2O_3 는 저저항을 가지는 반면 실온에서 MR특성을 측정할 수 없는 단점이 있고, AlN , AlON 은 저 바이어스 전압을 가지는 반면, 고 저항을 나타내는 단점이 있다. TaO_x 는 강자성층과 절연층의 커플링이 용이한 반면 MR특성이 낮고, ZrO_x 는 낮은 장벽 높이를 가지는 반면 MR특성이 낮으며, MgO_x 는 저저항, 작은 중간막 커플링을 가지는 반면, 증착에 한계가 있다.

【발명이 이루고자 하는 기술적 과제】

- <14> 따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 양호한 균질도와 높은 MR 특성을 가지는 터널링 자기저항 소자 및 그 제조방법을 제공하는 것이다.

【발명의 구성 및 작용】

- <15> 상기 기술적 과제를 달성하기 위하여 본 발명은,
- <16> 반강자성층, 고정층, 터널 장벽층 및 자유층의 자기저항 구조체를 포함하는 터널링 자기저항 소자에 있어서,
- <17> 상기 터널 장벽층은 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)을 포함하는 터널링 자기저항 소자를 제공한다.
- <18> 본 발명에 있어서, 상기 반강자성층은 IrMn을 포함하여 형성된 것을 특징으로 한다.
- <19> 본 발명에 있어서, 상기 고정층 및 자유층은 NiFe 또는 CoFe를 포함하는 것을 특징으로 한다.
- <20> 본 발명에 있어서, 상기 자기저항 구조체는 기판상에 형성된 하지층 및 버퍼층 상에 형성된 것을 특징으로 한다.
- <21> 또한, 본 발명에서는 반강자성층, 고정층, 터널 장벽층 및 자유층의 자기저항 구조체를 포함하는 터널링 자기저항 소자의 제조 방법에 있어서,
- <22> 상기 터널 장벽층은 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)를 포함하여 형성시키는 단계;를 포함하는 터널링 자기저항 소자를 제공한다.
- <23> 본 발명에 있어서, 상기 자기저항 구조체를 형성시키는 공정은,

- <24> (가) 기판 상에 반강자성층을 형성시키는 단계;
- <25> (나) 상기 반강자성층 상에 자화 방향이 고정된 고정층을 형성시키는 단계;
- <26> (다) 상기 고정층 상에 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층을 형성시키는 단계; 및
- <27> (라) 상기 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층 상에 자화방향이 변화가능한 자유층을 증착하는 단계;를 포함하는 것을 특징으로 한다.
- <28> 본 발명에 있어서, 상기 (나) 단계는,
- <29> 상기 고정층 상에 Ti_xAl_{1-x} ($0 < x < 1$)층을 형성시키는 단계; 및
- <30> 상기 Ti_xAl_{1-x} ($0 < x < 1$)층에 대해 산화 처리에 의해 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층을 형성시키는 단계;를 포함하는 것을 특징으로 한다.
- <31> 본 발명에 있어서, 상기 Ti_xAl_{1-x} ($0 < x < 1$)층은 스퍼터링 공정에 의해 형성시키는 것을 특징으로 한다.
- <32> 이하 본 발명의 실시예에 따른 터널링 자기저항 소자 및 그 제조방법을 도면을 참조하여 상세히 설명한다.
- <33> 도 2a 내지 도 2f는 본 발명의 제1 내지 제6실시예에 따른 터널링 자기저항 소자를 간략히 나타낸 단면도이다. 본 발명의 제1 내지 제6실시예에 따른 터널링 자기저항 소자는 고정층과 자유층 사이에 형성된 터널 장벽층으로 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)를 포함하여 형성된 것이다.
- <34> 도 2a는 본 발명에 의한 터널링 자기저항 소자로서 반강자성층이 바닥면에 마련되는 바텀(bottom)구조를 나타낸 것이다.

- <35> 본 발명의 제1실시예에 따른 터널링 자기저항 소자는 기판(미도시) 상에 IrMn 등의 물질로 이루어진 반강자성층이 형성된다. 그리고, 상기 반강자성층과 교환 바이어스 결합에 의해 자화방향이 고정되는 고정층이 상기 반강자성층의 상부에 적층된다. 그리고, 고정층 상부에 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층이 형성된다. 상기 터널 장벽층의 상부에는 그 자화 방향이 외부 자기장 또는 전류에 의해 변화하는 자유층이 형성된다. 여기서, 고정층과 자유층은 CoFe 또는 NiFe과 같은 강자성 물질로 형성된다.
- <36> 도 2b는 반강자성층이 고정층 상부에 형성된 탑(top) 구조를 지닌 본 발명에 의한 터널링 자기 저항 소자의 제 2실시예를 나타낸 것이다. 이는 도 2a에 도시된 본 발명의 제1실시예에 따른 터널링 자기저항 소자와 달리, 자유층이 하부에 형성되고 그 상부에 순서대로 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층, 고정층, 반강자성층이 순차적으로 적층된다.
- <37> 도 2c는 본 발명에 의한 터널링 자기저항 소자의 제3실시예를 나타낸 것으로, 두 개의 터널 장벽층이 포함된 듀얼 스핀 밸브형의 이중 터널 정션 구조를 가진다. 즉, 본 발명의 제 1 및 제 2 실시예에 따른 터널링 자기저항 소자를 복합한 구조로서, 반강자성층/자성층/ $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층/자성층/ $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층/자성층/반강자성층이 순차적으로 적층된 구조를 가진다.
- <38> 도 2d 및 도 2e는 자성층/Ru/자성층의 중합 구조(synthetic structure)가 삽입된 본 발명의 제 4 및 제 5 실시예에 따른 터널링 자기저항 소자를 간략하게 나타낸 단면도이다.
- <39> 도 2d를 참조하면, 본 발명의 제4실시예에 따른 터널링 자기저항 소자는, 바텀형의 반강자성층/자성층/Ru/자성층/고정층/ $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층/자유층의 구조를 가진다. 그리고, 도 2e를 참조하면, 본 발명의 제5실시예에 따른 터널링 자기저항 소자는, 탑형의

반강자성층/자성층/Ru/자성층/고정층/ $\text{Ti}_x\text{Al}_{1-x}\text{O}_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층/자유층의 구조를 가진다.

<40> 도 2f는 본 발명의 제6실시예에 따른 터널링 자기저항 소자를 나타낸 단면도이다. 도면을 참조하면, 본 발명의 제6실시예에 따른 터널링 자기저항 소자는, 반강자성층이 없이 자성층의 보자력 차이에 의한 슈도(pseudo) 스핀 밸브 형인 자성층/ $\text{Ti}_x\text{Al}_{1-x}\text{O}_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층/자성층의 구조를 지닌다.

<41> 본 발명의 실시예에 따른 터널링 자기저항 소자는 Ti가 소정 비율로 함유된 $\text{Ti}_x\text{Al}_{1-x}\text{O}_y$ ($0 < x < 1$, $0 < y < 1$) 장벽층을 구비함으로써 낮은 조도, 균일하고 결함이 적은 장벽층을 제공하고 고 MR비를 가질 수 있다.

<42> 도 3은 본 발명의 실시예에 따른 터널링 자기저항 소자 제조방법을 나타낸 플로우 차트이다.

<43> 먼저, Si과 같은 기판을 마련하고 상기 기판 상에 반강자성층을 증착한다. 그리고, 상기 반강자성층 상부에 고정층을 증착한다(제101단계). 상기 고정층의 상면에 Ti 칩을 부착한 Al 타겟을 마련한 다음, 스퍼터링 장치를 이용하여 비정질 $\text{Ti}_x\text{Al}_{1-x}$ ($0 < x < 1$)층을 상기 고정층에 증착시킨다(제103단계). 반강자성층은 IrMn과 같은 물질을 이용하여 형성시킬 수 있으며, 고정층은 NiFe, CoFe 등 종래에 널리 사용되는 물질을 이용하여 형성시킬 수 있다.

<44> 그리고, 본 발명의 특징인 터널링 장벽층을 형성시키는 $\text{Ti}_x\text{Al}_{1-x}$ ($0 < x < 1$)의 조성은 Al 타겟에 소정 크기의 Ti 칩의 부착 갯수를 조정하여 조절 할 수 있다. 즉, Al 증착용 타겟에 Ti 칩을 원하는 갯수 만큼 부착시켜 그 증착된 물질의 조성을 분석하여, Ti의 분율을 높이하고자 할 경우에는 부착시키는 칩의 갯수를 증가시키면 용이하게 조성 제어가 가능하다.

<45> 다음으로, Ti_xAl_{1-x} ($0 < x < 1$)을 스퍼터링 등에 의해 고정층 상에 형성시킨 뒤, $TiAl$ 층에 대해 산화 처리를 하여 $NbAl$ 층을 산화시킨다.(제105단계). 그리고, $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 층을 형성시킨 다음 그 상부에 자유층을 증착한다(제107단계). 여기서, 자유층은 고정층과 동일한 물질을 사용하여 형성시킬 수 있으며, 일반적으로 NiFe, CoFe 등을 사용한다. 그리고, 소정 온도, 예를 들어 $200^{\circ}C \sim 500^{\circ}C$ 의 온도 범위에서 열처리를 실시한다.(제109단계). 상기한 바와 같이, 터널링 자기저항 소자의 경우, 통상적으로 이용하는 박막 형성 공정에 따를 수 있으며, 본 발명자는 자유층, Ti_xAl_{1-x} ($0 < x < 1$)층, 고정층의 증착 시 주로 마그네트론 스퍼터링 공정을 사용하였다.

<46> 이하, 도 2a에 나타낸 본 발명의 터널링 자기저항 소자에서 터널의 제조방법에 대해 설명하기로 한다. 기타, 제 2실시에 내지 제 6 실시예에 의한 터널링 자기저항 소자의 형성 방법은 하기 각 층의 실험 조건을 참조하면 용이하게 실시할 수 있다.

<47> 먼저, $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층을 형성할 자기터널접합(MTJs) 시편을 4 건(gun) RF(Radio Frequency) 마그네트론 스퍼터를 이용하여 제작하였다. 기판으로는 지름이 200nm 열산화막(SiO_2)이 그 표면에 형성된, Si(100) 웨이퍼를 사용하였으며, 시편 제작시 초기 진공도는 5×10^{-7} Torr 이하로 유지하였다.

<48> 형성시키는 시편의 구조를 구체적으로 살펴보면, SiO_2 /Ta(5nm)/CoFe(17nm)/IrMn(7.5nm)/CoFe(5nm)/ $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)/CoFe(5nm)/Ta(5nm)과 같다. 여기서, 실험시 Ti 칩 하나당 조성이 약 0.69% 증가하는 결과를 얻었으며, 2개의 Ti 칩을 Al에 부착시킨 경우 1.4%, 10개의 칩을 부착시킨 경우 약 9%의 Ti 조성비를 얻을 수 있었다.

- <49> $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층의 형성을 위해, 0.5 ~ 1.8nm 정도의 두께로 Ti_xAl_{1-x} ($0 < x < 1$)층을 고정층 상에 증착한 후, 스퍼터의 챔버 내부에 산소 가스를 주입시켰다. 그리고, 시편의 열처리를 3×10^{-6} Torr 이하의 압력하에서 실행하였으며, 약 10분간 250℃의 온도로 열처리를 실시하여 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 층을 형성하였다.
- <50> 도 4a 및 도 4b는 열처리 전, 그리고 열처리 후의 상태에서 조성을 변화시키며 형성시킨 터널링 자기저항 소자의 TMR 값을 측정한 것을 그래프로 나타낸 것이다.
- <51> 도 4a를 참조하면, X축의 Ti 조성은 순수 Al층에 대해 2개 내지 12개의 칩을 부착시킨 경우를 나타내며, 이때의 조성비는 약 1.4% 내지 8%까지 변화된다. 열처리 전에는 약 18% 내지 35% 사이의 TMR 값이 나타나는 것을 알 수 있다. 이에 대해 약 300℃에서 10분간 열처리를 한 경우의 결과인 도 4b를 살펴보면, TMR 비가 28% 내지 47%까지 매우 높은 TMR 비를 나타내며, 증가하는 것을 알 수 있다.
- <52> 도 5a 및 도 5b에서는 열처리 전후의 터널링 자기 저항 소자의 조성에 따른 저항 값을 나타낸 것으로, 이러한 결과는 종래의 터널링 자기 저항 소자에 비해 매우 낮은 저항값을 나타내는 것을 알 수 있다. 자기 저항 소자의 구체적인 응용시 저항 값이 높게 되면, 발열 현성 등에 의해 매우 제한된 범위에서만 사용되기 때문에 저항값이 낮은 것은 그 응용 범위가 매우 넓다는 것을 의미한다.
- <53> 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어, 본 발명에 의한 터널링 자기 저항 소자는 터널 베리어를 사용하는 모든 형태의 자기 저항소자에서 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)를 사용한 경우에는 언제나 적용가능하다. 때문에 본 발명의 범위는 설명된 실

시예에 의하여 정하여 질 것이 아니고 특허청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

【발명의 효과】

<54> 본 발명에 의하면, 종래의 터널링 자기 저항 소자와 다른 물질을 터널 장벽층에 사용하여, 소자 제조시의 고온의 열처리 공정 또는 소자의 응용시의 고온 사용환경에서 TMR 비가 높고 안정되게 유지되며, 소자 자체의 저항값이 매우 낮은 자기 저항 소자를 제공할 수 있어, 매우 다양한 범위에서의 응용이 가능하다.

【특허청구범위】**【청구항 1】**

반강자성층, 고정층, 터널링 장벽층 및 자유층의 자기저항 구조체를 포함하는 터널링 자기 저항 소자에 있어서,

상기 터널링 장벽층은 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)을 포함하는 것을 특징으로 하는 터널링 자기저항 소자.

【청구항 2】

제 1 항에 있어서,

상기 반강자성층은 IrMn을 포함하여 형성된 것을 특징으로 하는 터널링 자기 저항 소자.

【청구항 3】

제 1 항에 있어서,

상기 고정층 및 자유층은 NiFe 또는 CoFe를 포함하는 것을 특징으로 하는 터널링 자기 저항 소자.

【청구항 4】

제 1항에 있어서,

상기 자기 저항 구조체는,

기판상에 형성된 하지층 및 버퍼층 상에 형성된 것을 특징으로 하는 터널링 자기저항 소자.

【청구항 5】

반강자성층, 고정층, 터널링 장벽층 및 자유층의 자기저항 구조체를 포함하는 터널링 자기 저항 소자의 제조 방법에 있어서,

상기 터널링 장벽층은 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$)를 포함하여 형성시키는 단계;를 포함하는 것을 특징으로 하는 터널링 자기 저항 소자의 제조 방법.

【청구항 6】

제 5항에 있어서,

(가) 기판 상에 반강자성층을 형성시키는 단계;

(나) 상기 반강자성층 상에 자화 방향이 고정된 고정층을 형성시키는 단계;

(다) 상기 고정층 상에 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널링 장벽층을 형성시키는 단계; 및

(라) 상기 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널링 장벽층 상에 자화방향이 변화가능한 자유층을 증착하는 단계;를 포함하는 것을 특징으로 하는 터널링 자기저항 소자의 제조 방법.

【청구항 7】

제 6항에 있어서,

상기 (나) 단계는,

상기 고정층 상에 Ti_xAl_{1-x} ($0 < x < 1$)층을 형성시키는 단계; 및

상기 Ti_xAl_{1-x} ($0 < x < 1$)층에 대해 산화 처리에 의해 $Ti_xAl_{1-x}O_y$ ($0 < x < 1$, $0 < y < 1$) 터널 장벽층을 형성시키는 단계;를 포함하는 것을 특징으로 하는 터널링 자기저항 소자의 제조 방법.

【청구항 8】

제 7항에 있어서,

상기 $\text{Ti}_x\text{Al}_{1-x}$ ($0 < x < 1$)층은 스퍼터링 공정에 의해 형성시키는 것을 특징으로 하는 터널링 자기저항 소자의 제조 방법.

【도면】

【도 1】

자유층
AlOx 장벽층
고정층
반강자성층

【도 2a】

자유층
TiAlOx 장벽층
고정층
반강자성층

【도 2b】

반강자성층
고정층
TiAlOx 장벽층
자유층

【도 2c】

반강자성층
자성층
TiAlOx 장벽층
자성층
TiAlOx 장벽층
자성층
반강자성층

【도 2d】

자유층
TiAlOx 장벽층
고정층
자성층
Ru
자성층
반강자성층


【도 2e】

반강자성층
자성층
Ru
자성층
고정층
TiAlOx 장벽층
자유층


【도 2f】

자성층
TiAlOx 장벽층
자유층

【도 3】




【도 4a】




【도 4b】

Ta 5/CoFe 17/IrMn 7.5/CoFe 3/TiAl 1.6/Oxidation/CoFe 3/Ta 5(nm)



【도 5a】

Ta 5/CoFe 17/IrMn 7.5/CoFe 3/TiAl 1.6/Oxidation/CoFe 3/Ta 5(nm)



【도 5b】

Ta 5/CoFe 17/IrMn 7.5/CoFe 3/TiAl 1.6/Oxidation/CoFe 3/Ta 5(nm)

